FETの実験(1)

スラマッマラム~ N.C.です。
震災の後ではありますが、新一年生はきっと希望を持って入ってきてくれるでしょう。
そんな希望にこたえるためにも、いろいろなデータや資料は揃えてあげなくては。
というわけで、久しぶりのネタ投稿です。
以前から計画していた、FETに関する実験を行いました。実験目的は、モータなどの、インダクタを駆動するときのFETのスイッチングに要する時間を測ることです。
L負荷で直接図るのは以前失敗したので、今回は方針を変えました。
テキサスインスツルメンツのアプリケーションノート”Design And Application Guide For High Speed MOSFET Gate Drive Circuits”の図3を参考に実験回路を考えました。
1,実験装置
・サンプル:2SK2962
・実験回路:図1
・オシロスコープ
・テスター

図1:実験回路

2,実験回路について
実験回路は、上段のPチャンのFETを定電流源として用いています。その電流はゲートに加える電圧を調節して変更可能です。
下段のFETの直上にある0.1Ωの抵抗の両端の電圧を図ることで電流を知ります。
ショットキバリアダイオードより右は、下段のFETがOFFの時に電流を流す経路です。
つまり、インダクタを駆動したときに流れる還流電流路に相当します。
ゲートドライバの出力につながっているゲート抵抗が20kΩと以上にでかいのは、スイッチング動作をゆっくりにするためです。
ちなみにこの回路、15V電源を先に立ち上げてしまうと、FETが上下段ともに吹き飛ぶ可能性があります。
一応ポリスイッチは入れてあるのですが、反応時間の問題があるのでわかりません。
動かすときはハラハラしました。
3,結果
今回は、実験回路の動作チェックが主な目的でした。
一応、ミラー電圧を測ることを行ったのですが、あまりうまく測れませんでした。後でやりなおして報告します。
とりあえず、VGSとVDSの波形を観測した結果です。IDは0.6A程度です。
VGS=2V付近で平らになっている部分がミラー領域です。
ミラー領域でVDSが変化していることが確認できました。
本当はIDの変化も合わせてみたいのですが、あいにく使用しているのが2象限オシロなのですぐにはできません。
理屈の上では、IDはVGSがVthとVmillerの間にあるときに変化するはずです。

図2:VGSとVDSの波形

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です