明けましておめでとうございます。N.C.です。
久しぶりに、ややトリッキーな回路を紹介しましょう。
今回は、アナログの２乗回路です。
回路図はこんな感じです。定数は省いてあります。
どこかのホームページに紹介されていた乗除算回路の原理をヒントにして作ったのですが、そのサイトがどこだったかがわからなくなってしまいました。
この回路のみそは、２つのJ-FETを共通のゲート電圧で駆動している点です。（これで、リニアライザという言葉が頭に浮かんだ人は以下の説明を読む必要はないでしょう。）
下段のFETは、定電流が流れるようにオペアンプによって制御されます。（これがなぜかというのはバーチャルグランドという言葉が理解できればわかると思います。）すると、下段のFETは入力電圧に比例する抵抗のように見えることになります。そして、上段のFETも共通のゲート電圧で駆動されているため、これもまた、入力電圧に比例する抵抗のように振る舞います。上段のオペアンプ回路はFETを抵抗と見ると、増幅回路になっていることがわかると思います。その増幅率は抵抗の比で決まるので、抵抗が入力電圧に比例すると増幅率も入力電圧に比例します。従って、出力は入力電圧の２乗に比例する電圧となります。
ここまでの説明でお分かりのように、２つのFETの片方の特性が入力に対して線形になるようにフィードバックをかけ、もう片方に動作点をコピーしているわけです。このような回路構成をリニアライザと呼びます。
さて、設計する際ですが、２つのFETが共に、抵抗性領域で動くように設計する必要があります。同時に、入力電圧の範囲も制限されます。
この回路は、去年の大学祭で出展したロボットのコントローラ（周波数解析回路）で使用しましたので、一応、動作は確認できています。
さて、気づいたら全くネタ要素のない記事になっていました。これはT-semiのブログの記事としてはいけませんねぇ。お許し下さい。